The rapid growth of the electronic products market has created an increasing need for affordable, reliable, high-speed and high-density multi-layer printed circuit boards (PCBs). This book presents the technologies, algorithms, and methodologies for engineers and others developing the next generation of electronic products.
A vision of the future in advanced electronics
Advanced Routing of Electronic Modules provides both fundamental theory and advanced technologies for improving routing. Beginning chapters discuss approaches to approximate a minimum rectilinear Steiner tree from a minimum spanning tree and introduce ways to avoid obstacles for routing simple multi-terminal nets sequentially in a workspace. Timing delay, clock skew, and noise control requirements in signal integrity are described as well as computer-aided approaches to managing these requirements in high-speed PCB/MCM routing.
Later chapters present the two-layer wiring problem, rip-up and reroute approaches, and parallel routing, including global routing, boundary crossing placement, and detailed maze routing in hardware acceleration. Data structures, data management, and algorithms for parallel routing in a multiple-processor hardware systems are also covered.

Hardware veri?cation is the process of checking whether a design conforms to its speci?cations of functionality and timing. In today's design processes it becomes more and more important. Very large scale integrated (VLSI) circuits and the resulting digital systems have conquered a place in almost all areas of our life, even in security sensitive applications. Complex digital systems control airplanes, have been used in banks and on intensive-care units. Hence, the demand for error-free designs is more important than ever. In addition, economic reasons underline this demand as well. The design and production process of present day VLSI-circuits is highly time- and cost-intensive. Mo- over, it is nearly impossible to repair integrated circuits. Thus, it is desirable to detect design errors early in the design process and not just after producing the prototype chip. All these facts are re?ected by developing and prod- tion statistics of present day companies. For example, In?neon Technologies [118] assumed that about 60% to 80% of the overall design time was spent for veri?cation in 2000. Other sources cite the 3-to-1 head count ratio between veri?cation engineers and logic designers. This shows that verifying logical correctness of the design of hardware systems is a major gate to the problem of time-to-market (cf. [113]). With the chip complexity constantly increasing, the dif?culty as well as the - portance of functional veri?cation of new product designs has been increased. It is not only more important to get error-free designs.

Hardware verification is the process of checking whether a design conforms to its specification of functionality. In today's design processes it becomes more and more important. Very large scale integrated (VLSI) circuits and the resulting digital systems have conquered a place in almost all areas of our life, even in security sensitive applications. Complex digital systems control airplanes, have been used in banks and on intensive-care units. Hence, the demand for error-free designs is more important than ever. In addition, economic reasons underline this demand as well. The design and production process of present day VLSI-circuits is highly time- and cost-intensive. Moreover, it is nearly impossible to repair integrated circuits. Thus, it is desirable to detect design errors early in the design process and not just after producing the prototype chip. All these facts are reflected by developing and production statistics of present day companies. For example, nowadays about 60% to 80% of the overall design time is spent for verification. This shows that verifying logical correctness of the design of hardware systems is a major gate to the problem of time-to-market.
With the chip complexity constantly increasing, the difficulty as well as the importance of functional verification of new product designs has been increased. It is not only more important to get error-free designs. Moreover, it becomes an increasingly difficult task for a team of human designers to carry out a full design without errors. The traditional training of new verification engineers has to be adapted to the new situation. New skills are necessary. For these reasons, nearly all major universities offer lectureson basic verification techniques such as propositional temporal logic, model checking, equivalence checking, and simulation coverage measures. The present book is designed as a textbook covering one of the most important aspects in the verification process &endash; equivalence checking of Boolean circuits.
Equivalence Checking of Digital Circuits is a textbook for advanced students in electrical and computer engineering, but is also intended for researchers who will find it useful as a reference text.

"Das Buch ist sorgfaltig und didaktisch gut geschrieben und eigent sich deshalb besonders fur Informatik-Studiengange." Czarnecki, FH Kempten"

Message Passing Interface (MPI) ist ein Protokoll, das parallel Berechnungen auf verteilten, heterogenen, lose-gekoppelten Computersystemen ermoglicht."

Das vorliegende Lehrbuch beschaftigt sich mit einem fiir das Gebiet der Infor- matik sehr alten Thema, dem logischen Entwurf von kombinatorischen Schal- tungen, also dem Problem, eine moglichst in Platz und Zeit effiziente Rea- lisierung einer vorgegebenen Booleschen Funktion zu finden. Viele bekannte und weniger bekannte Wissenschaftler haben sich in den letzten 50 Jahren mit dieser grundlegenden Thematik der Technischen Informatik befafit. Stellver- tretend seien C. E. Shannon, W. Quine, EJ. McCluskey, J. P. Roth und O. B. Lupanov genannt. Wahrend sich die Arbeiten bis in die 80er Jahre aufgrund der ungenfigenden zur Verfiigung stehenden Rechenkapazitaten vorwiegend mit (komplexitats-) theo- retischen Aspekten beschaftigt haben, ist in den letzten 15 Jahren der prakti- sche Aspekt immer mehr in den Vordergrund geriickt. Ein Anstofi hierfiir ist si- cherlich in der rasanten Entwicklung der Hochstintegration und in der hieraus resultierenden Moglichkeit zum Entwurf sehr grofier (anwendungsspezifischer) digitaler Systeme, die in ihrer Komplexitat ohne Rechnerunterstfitzung mitt- lerweile nicht mehr zu beherrschen sind, zu sehen. Ein weiterer Grund besteht in der Verfiigbarkeit schneller Rechentechnik, die es erst erlaubt, Instanzen, die fiber Spielbeispiele hinausgehen, in Angriff zu nehmen. Durch die Bereit- stellung neuer Technologien -als Beispiel seien die Field Programmable Gate Arrays (FPGA) genannt, die in ihren Moglichkeiten weit fiber die der Program- mable Logic Arrays (PLA) hinausgehen - und wiederum durch die rasant ge- stiegene Leistungsfahigkeit heutiger Rechner, die es erlaubt, komplexere Auf- gabenstellungen anzugehen, ist das Interesse von der zweistufigen logischen Synthese weg zur mehrstufigen Logiksynthese gerfickt.

Die Problematik beim Schreiben eines Buches uber VLSI Entwurf und VLSI Sy steme besteht in d grossen Vielfalt dieses Themas. Will man eine mehr oder we niger vollstandige Ubersicht uber dieses Gebiet geben, so artet dies in ein "kom mentiertes Literaturverzeichnis" aus, es sei denn man schreibt ein mehrbandiges Werk. Die detaillierte Abhandlung uber ein Einzelthema aus dem Bereich des VLSI Entwurfes, wie zum Beispiel uber die technologischen Grundlagen, uber Spezifikation, Analyse oder Synthese hochstintegrierter Schaltungen, oder uber Prufen und Testen, ist Stoff genug fur ein in sich geschlossenes: ssuch. Nichtsdestotrotz ist das Ziel dieses Buches, eine Einfuhrung in das Gebiet VLSI Entwurfund VLSI Systeme zu geben. Zum Erreichen dieses Ziels haben wir einen Mittelweg gewahlt. Zu fast allen Einzelthemen gehen wir detailliert auf Fragen ein, die exemplarischen Charakter haben. Ubersichten verbinden diese Beispiele und Einzelthemen zu einem Ganzen. Die detaillierte Ausarbeitung einiger Teil aspekte soll hierbei dem Leser die Probleme beim VLSI Entwurf naherbringen und ihm einen Eindruck der beim VLSI Entwurf verwendeten (oder zu verwen denden) Methoden vermitteln. Naturlich spielen in diesem Zusammenhang die von uns im Sonderforschungs bereich 124 VLSI-Entwurfsmethoden und Parallelitat erzielten Ergebnisse und gemachten Erfahrungen eine herausragende Rolle. So werden auch neue For schungsergebnisse vorgestellt, die bisher noch nicht veroffentlicht sind, wie zum Beispiel die automatische Dimensionierung der Spannungsversorgung, Teile des lokalen Plazierens und Verdrahtens sowie die hierarchischen Verfahren zur Schichtzuweisung in den Kapiteln 7 und 8."

Der "Cormen" bietet eine umfassende und vielseitige Einfuhrung in das moderne Studium von Algorithmen. Es stellt viele Algorithmen Schritt fur Schritt vor, behandelt sie detailliert und macht deren Entwurf und deren Analyse allen Leserschichten zuganglich. Sorgfaltige Erklarungen zur notwendigen Mathematik helfen, die Analyse der Algorithmen zu verstehen. Den Autoren ist es dabei gegluckt, Erklarungen elementar zu halten, ohne auf Tiefe oder mathematische Exaktheit zu verzichten. Jedes der weitgehend eigenstandig gestalteten Kapitel stellt einen Algorithmus, eine Entwurfstechnik, ein Anwendungsgebiet oder ein verwandtes Thema vor. Algorithmen werden beschrieben und in Pseudocode entworfen, der fur jeden lesbar sein sollte, der schon selbst ein wenig programmiert hat. Zahlreiche Abbildungen verdeutlichen, wie die Algorithmen arbeiten. Ebenfalls angesprochen werden Belange der Implementierung und andere technische Fragen, wobei, da Effizienz als Entwurfskriterium betont wird, die Ausfuhrungen eine sorgfaltige Analyse der Laufzeiten der Programme mit ein schliessen. Uber 1000 Ubungen und Problemstellungen und ein umfangreiches Quellen- und Literaturverzeichnis komplettieren das Lehrbuch, dass durch das ganze Studium, aber auch noch danach als mathematisches Nachschlagewerk oder als technisches Handbuch nutzlich ist. Fur die dritte Auflage wurde das gesamte Buch aktualisiert. Die Anderungen sind vielfaltig und umfassen insbesondere neue Kapitel, uberarbeiteten Pseudocode, didaktische Verbesserungen und einen lebhafteren Schreibstil. So wurden etwa - neue Kapitel zu van-Emde-Boas-Baume und mehrfadigen (engl.: multithreaded) Algorithmen aufgenommen, - das Kapitel zu Rekursionsgleichungen uberarbeitet, sodass es nunmehr die Teile-und-Beherrsche-Methode besser abdeckt, - die Betrachtungen zu dynamischer Programmierung und Greedy-Algorithmen uberarbeitet; Memoisation und der Begriff des Teilproblem-Graphen als eine Moglichkeit, die Laufzeit eines auf dynamischer Programmierung beruhender Algorithmus zu verstehen, werden eingefuhrt. - 100 neue Ubungsaufgaben und 28 neue Problemstellungen erganzt. Umfangreiches Dozentenmaterial (auf englisch) ist uber die Website des US-Verlags verfugbar."